賽靈思(Xilinx)積極鞏固FPGA市場龍頭寶座。面對Altera近來攜手台積電、英特爾(Intel)頻頻發動攻勢，賽靈思也不遑多讓，於日前發布新款系統單晶片(SoC)現場可編程閘陣列(FPGA)設計套件，將以多元矽智財(IP)為主要設計環境，搭配開放運算視覺資料庫(OpenCV)，加速開發28奈米(nm)以下製程的可編程產品，進而擴大賽靈思在先進製程上的領先優勢。
 |
| 賽靈思設計方法資深行銷總監Tom Feist認為，完善的開發工具對SoC FPGA設計已變得愈來愈重要。 |
賽靈思設計方法資深行銷總監Tom Feist表示，隨著FPGA製程微縮至28、20奈米先進製程，並朝向高整合SoC方向發展，不僅增加異質IP整合困難度，C/C++系統級可編程設計也愈來愈複雜，因而驅動FPGA廠加緊研發更強大的軟體設計套件，從而提升基於FPGA設計的系統開發速度，並促進FPGA順利往20奈米以下製程邁進。
順應市場發展趨勢，賽靈思近期已針對旗下28奈米All Programmable FPGA，發布全新設計套件–Vivado 2013.1版。新一代套件將加快28奈米SoC FPGA內部IP子系統整合速度，同時透過先進可擴展介面(AXI)讓安謀國際(ARM)處理器核心、FPGA及其他合作夥伴的IP達成自動化連結，以提高多核心SoC效能、IP重複利用價值與系統級可編程設計可靠度。
Feist強調，Vivado內建完整OpenCV資料庫，提供各種高畫質(HD)影像監控、工業機器視覺、消費性和醫療電子顯示器等豐富的視訊處理解決方案，亦可縮短各種應用開發時程並降低系統複雜度；此外，新增的高層次合成(HLS)硬體加速機制則可提高一百倍的FPGA系統驗證速度，將帶動28奈米FPGA相關設計在今年下半年衝量，進而幫助賽靈思鞏固市占領先地位。
不過，Altera近期更進一步跨入14奈米鰭式電晶體(FinFET)製程，並積極補強高階電信、網通設備晶片的IP陣容，不斷壯大發展聲勢，也引發業界對賽靈思的FPGA龍頭寶座即將不保的疑慮。
對此，Feist指出，賽靈思在業界主流28奈米製程上已累積豐富生產經驗，且異質IP整合技術也優於其他廠商；再加上新版設計套件全面加速28奈米All Programmable SoC FPGA開發流程，更將成為該公司的王牌產品，持續在各個應用領域開疆闢土，有效防堵對手迎頭趕上。
